4     SOI主要制程技術及應用

4.1  RFSOI

       當射頻芯片在體硅基上形成時,硅的半導特性引起了基板中射頻信號的衰減。同時,硅基半導體元器件特性還會導致寄生干擾(串擾噪聲)的傳輸。如將SOI應用于高阻抗基板上能夠顯著地改善芯片的高頻特性,極大地降低電阻衰減以及串擾噪聲。

       RFSOI稱為射頻絕緣體上硅技術，該技術不僅可以提供無與倫比的集成度，還可以給窄帶物聯網帶來優越的低功耗性能，如圖8所示。現今大多數RF應用在智能手機、WiFi等無線通信領域，其中絕大多數使用了RFSOI工藝制造。RFSOI對RF射頻與系統芯片的集成、支持5G毫米波技術以及在超低功耗的實現，在手機網絡轉向LTE或5G的過程中，設備設計會更加復雜，并且隨著5G與物聯網的不斷進化，RFSOI射頻絕緣體上硅技術具有廣泛的應用前景，預計每年有15%的年增長率，如圖8所示。

(a)窄帶物聯網和藍牙低功耗產品的系統需求  (b)RFSOI平臺特性

圖8  RFSOI平臺的技術前景（資料來源：2018年國際SOI論壇）

       今天，世界上主要代工廠都在大力發展RFSOI技術，如GlobalFoundries(GF)、TowerJazz、臺積電、聯電、意法半導體、索尼以及國內的中芯國際、華虹宏力等等。他們均擁有200mmRFSOI晶圓廠產能，較大的代工廠正在生產300mm RFSOI射頻絕緣體上硅技術晶圓，如GF、TowerJazz、臺積電和聯電等等，工藝節點從130nm到45nm不等。例如，GF正在兩座晶圓廠：紐約EastFishkill和新加坡推出300mmRFSOI晶圓，包括130nm和45nm工藝，表1為RFSOI技術能力及應用市場。TowerJazz也在日本的晶圓廠增加300mmRFSOI晶圓產能，該工藝基于65nm。聯電和臺積電也計劃進軍300mm。

表1  Global Foundries RFSOI的技術能力及應用市場

       300mm晶圓相比于200mm有以下優點：①集成度是300mm晶圓最大的優勢，元器件的特征尺寸可以做到90nm以下，可以在更小的面積內集成更多的元器件，滿足更加復雜的設計。②300mm提供了更多的過程控制和完全自動化，產品的公差、可重復性和良品率優于200mm。③300mm晶圓采用銅互連層，寄生電阻、電容大大降低，同時元器件間的干擾或耦合也可以大大降低。

4.2  FDSOI

       FD-SOI技術又稱完全耗盡型絕緣體上硅（FullyDepletedSiliconOnInsulator），是由伯克利教授胡正明在2000年發明的。FD-SOI完全耗盡型絕緣體上硅（圖9）可以實現對納米節點工藝制程下晶體管電流的有效控制和閾值電壓的靈活調控，因而21世紀伊始，以Leti、Soitec、STM等為代表的歐洲半導體科研機構和公司開始投入該技術的研發[11]。

圖9  GlobalFoundry公司的FD-SOI截面圖

       與體硅材料相比，FD-SOI完全耗盡型絕緣體上硅具有如下優點：①減小了寄生電容，提高了運行速度。②由于減少了寄生電容，降低了漏電，具有更低的功耗。③消除了閂鎖效應。④抑制了襯底的脈沖電流干擾，減少了軟錯誤的發生。⑤與現有硅工藝兼容，還可減少工序,成本比較低。從ISBCEOHandelJones公布的數據看,目前22nmFD-SOI的成本將和28nmHKMG 成本相近。如果線寬再繼續縮小，例如到12nm節點，FD-SOI的成本將顯著低于FinFET，12nmFD-SOI的成本比16nmFinFET低22.4%，比10nmFinFET低23.4%，比7nmFinFET低27%。這是因為12nmFD-SOI的掩膜數量要少一些，抵消了其襯底成本高于FinFET的部分。

4.3  PowerSOI

       PowerSOI又稱為功率絕緣體上硅技術，是SOI絕緣體上硅技術應用的另一個大的領域。在傳統的體硅功率集成電路中，由元器件注入襯底的載流子往往會被與其臨近的大面積的功率器件所收集，引起不必要的串擾甚至引起功率器件的誤開啟，這些限制了以PN節為隔離的功率器件的應用。而SOI絕緣體上硅技術，元器件在縱向可以通過埋層氧化層（BOX,BuriedOxideLayer）實現縱向隔離，在橫向可以通過深溝槽氧化層（DTI,DeepTrenchIsolation）實現橫向隔離，元器件可以分別做到不同的隔離島上，避免了以PN節為隔離體硅功率集成電路的很多缺點，如串擾、閂鎖效應、大泄漏電流以及大面積的隔離區等問題，提高了電路的集成密度。同時，由于SOI絕緣體上硅技術具有比體硅元器件更低的泄漏電流，使其可以在更高電壓、更高的溫度下進行工作。圖13為兩種典型的功率SOI器件截面圖，圖13（a）為高壓LDMOS產品，圖13（b）為超高壓LDMOS產品，它們都分別做到不同的隔離島上，橫向、縱向都與其他元器件用介質隔離。

(a)高壓產品(意法半導體公司)    (b)超高壓產品(NXP公司)

圖10  兩種典型的功率SOI器件截面圖

5     SOI技術的主要問題與挑戰

       雖然SOI技術比傳統的體硅技術具有隔離效果好、寄生效應小、泄漏電流低、集成密度高等優點，但還有很多不足，限制了該技術大規模的應用。

5.1  SOI晶圓成本偏高

       現有SOI絕緣體上硅晶圓的制造成本比較昂貴，在采購價格上比普通硅基晶圓要貴出幾倍甚至幾十倍，限制了其大規模的應用。現有世界上主流的技術有WB技術和Smart-cut技術，其中，WB技術是由兩片晶圓經過鍵合、減薄、拋光等一系列步驟完成，增加了額外的工藝成本；同時，其中的一片會犧牲掉，也將計算在SOI的成本之中。而Smart-cut技術，目前還是Soitec的專利，其他廠商需要得到專利授權、轉讓等方式才能獲得；同時，該技術也需要注入、分離、拋光、外延等工序，工藝成本也比較昂貴。

5.2  浮體效應

       SOI絕緣體上硅晶體管相對襯底會形成一個寄生電容。電荷在電容上積累，而造成不利的效應，被稱作浮體效應。由于浮體效應導致寄生雙極晶體管效應、記憶效應、遲滯效應、Kink效應等等。研究發現，浮體效應不僅可以嚴重影響模擬電路的特性，還會引起數字電路的邏輯失真和功耗增大。為了抑制浮體效應，研究人員使用了各種方法，如用氬（Ar）注入引入復合中心、源區注入鍺（Ge）減小禁帶寬度、使用超薄FDSOI等等，但是這些工藝復雜，控制困難，往往達不到理想的效果。近年來材料及器件制備技術的發展，問題有了明顯改善。

5.3  SOI晶圓導熱性能差

       SOI產品的縱向隔離BOX層次以及橫向隔離的溝槽中，往往采用SiO2、Poly等材質，這些材質在隔離泄漏電流、提高耐壓的同時，也使得SOI元器件的散熱性能變得比傳統的體硅器件差很多。特別是針對功率的SOI元器件，散熱性能差使得安全工作區（SOA，SafeOperationArea）縮小，限制了其使用范圍。除非增加晶圓表面的金屬面積來增加散熱，或者通過額外的工藝，使隔離島中器件的熱從襯底中散出。這些一方面增加了元器件的面積，另一方面增加工藝的難度，提高了生產成本。

5.4  背柵效應

       SOI絕緣體上硅元器件中，背面柵壓通過襯底、埋氧化層對器件的體區產生影響。在不同的背柵條件下，體區的耗盡層寬度會隨著襯底電壓變化，進而影響到器件的性能。例如閾值電壓電壓隨著背面柵壓的增加而線形減小。器件的耐壓也隨著背面柵壓的變化而變化，對于具有上下管（highside和lowside）的器件，需要兼容在不同背面柵壓下耐壓都能滿足需求，有時會設計出更高耐壓的器件，這樣在面積上便會有一定的犧牲。

5.5  SOI產業鏈不夠完善

       經過幾年的發展，雖然在全球逐漸打造出較為完整的產業鏈，覆蓋材料、設計、代工、封測、應用等各個環節，具備了一定的產業基礎，但是起步晚、欠完善，導致SOI沒能大規模地應用，與傳統的FinFET展開競爭。隨著各個廠商的努力，特別是中國力量的加入，SOI具有無與倫比的優勢，將會帶動SOI產品更大規模的應用。隨著5G、IoT、智能駕駛時代的來臨，SOI技術將得到更加廣泛的使用。

6     結語

       SOI技術從1960年代誕生以來，人們研究開發了多種SOI絕緣體上硅技術，在眾多的技術中，直接鍵合和智能剝離技術在獲得SOI材料中最具潛力，特別是智能剝離技術，已大量應用于現有產品中。如RFSOI、FDSOI、PowerSOI等技術，已在5G、loT、汽車、家電等領域得到廣泛應用。雖然SOI技術也有一些劣勢、產業鏈還不很完善，但是它有傳統體硅器件無法比擬的優勢，相信在不久的未來，SOI技術將大規模地爆發。

(本文其他章節：章節一，章節二)