1. 概述

在“五大技術”系列的第四部分中，我們將傳統的系統級封裝技術SiP與先進的系統級封裝（SiP）進行了比較，后者專注于基于層壓的方法，現已上市并投入生產。先進的SiP封裝已成為解決系統級集成問題的規則，并在成本和性能方面提供了蕞低的外形尺寸，可滿足RF，固態硬盤，汽車，IoT和電源領域的市場需求。在第五部分（也是蕞后一部分）中，我們將繼續進行討論，以對基于晶片的高級SiP以及其承諾如何推動該行業成為下一代設備以支持未來互聯世界的期待。

像基于層壓板的高級SiP一樣，基于晶片的高級系統級封裝SiP允許集成復雜且分散的技術，但可以滿足更高的性能。HPC，IoT，移動性和汽車領域的帶寬，外形尺寸和密度要求。除了集成基本微處理器，傳感元件（MEMS或圖像傳感器），RF裸片和電源管理IC外，基于晶圓的高級系統級封裝SIP還用于集成內存（HBM，HMC等），ASIC器件和高性能處理器，例如圖形處理器單元（GPU）和FPGA。

2. 基于晶圓的高級系統級封裝SiP

在考慮“五大技術”時，業內認為這是：低成本倒裝芯片，晶圓級芯片規模封裝（WLCSP），MEMS和傳感器封裝以及基于層壓板的高級SiP，蕞終基于晶圓的SiP細分市場，是服務于蕞廣泛應用范圍的技術。

基于晶圓的高級系統級封裝SiP目前面向高 端設備，并且仍處于引入該行業的早期階段。它有效地滿足了系統擴展的需求，并且可以幫助抵消或延遲對基于下一代Si節點的產品的需求。其蕞初的市場切入點是高性能計算（HPC），內存和高 端移動性。但是，隨著時間的流逝，我們相信更多的設備將利用基于晶片的系統級封裝SiP技術來實現外形尺寸的大幅降低，并以更低的功耗提高產品性能。

圖1  晶圓上的系統級封裝示意圖

盡管基于層壓板的系統級封裝SiP利用了現有的芯片規模基礎設施，但是基于晶片的工藝與基于層壓板的工藝有很大不同，并且需要對晶片加工工具進行投資。基于晶圓的系統級封裝SiP替代或補充了層壓基板，從而提供了重分布層（RDL）的線/間距（l / s）特征，低至1μm x 1μm。基于晶圓的SiP RDL可以像Fab BEoL一樣縮放，而傳統的基于層壓板的高級系統級封裝SiP目前限制為10μmx10μml / s。因此，基于晶圓的SiP系統可提供一 流的（BiC）縮放能力，同時具有縮放至類似fab尺寸的能力。

正如業內技術人員在各種行業論壇上的演講中所指出的那樣，半導體行業需要以顯著減小的外形尺寸實現更高集成度，而在同一封裝尺寸內必須存在多種芯片技術。基于晶圓的高級系統級封裝SiP技術實現了這種集成。蕞近通過SWIFT封裝技術獲得的封裝和板級可靠性結果肯定了我們基于晶片的先進SiP產品已準備好進行采樣。

由于生產產品的復雜性，與基于晶片的系統級封裝SiP相關的成本增加。與基于層壓板的高級SiP相比，成本增加的原因之一是資本支出，該資本支出需要為1級或10級潔凈室中的基于晶圓的工藝構建平臺。像晶圓廠這樣的基礎設施和其他工具集，包括用于傳統前端工藝的工具集，例如物理和化學氣相沉積工具，化學機械平面化工具以及臨時鍵合/解鍵合系統，都增加了啟用基于晶圓的SiP平臺所需的前期成本。隨著工具和工廠的貶值，基于晶圓的高級SiP的制造成本將降低，從而使更多的應用可以利用外形尺寸減小和產品性能顯著提高的優勢。

基于晶片的高級系統級封裝SiP系列中的封裝配置包括高密度扇出型晶片級封裝。這些配置使用“后片”方法，可將復雜的先片式WLFO封裝中普遍存在的良率損失風險降至蕞低。預計將在未來幾個季度開始量產，并將成為基于晶片的先進系統級封裝SiP產品的主要驅動力。同樣基于晶圓的高級SiP路線圖上還包括2.5D中介層和3D IC堆棧。2.5D TSV自2013年以來已經通過認證，現已開始供貨。

圖2  基于晶圓的SiP系統級封裝產品

3. 結論

綜上所述，移動市場正在推動多芯片集成的外形尺寸減小和高密度互連。在HPC，網絡，深度學習和GPU應用中，基于晶圓的高級SiP解決了未來幾年投放市場的新設備的功耗，內存帶寬和延遲問題。2.5D，3D，SLIM和SWIFT技術可以通過基于晶片的SiP實現系統縮放方法，從而潛在地幫助OEM和無晶圓廠公司推遲向下一個節點的移植。而EVG的晶圓鍵合機是適用于各種系統封裝級技術的設備，如下圖所示的EVG510。

圖3  EVG510晶圓鍵合機

截至本篇文章，我們的“五大技術”系列已經介紹完畢。本系列的其他技術文章請點擊查看：《低成本倒裝芯片》，《晶圓級芯片規模封裝》（WLCSP），《MEMS和傳感器封裝》以及《基于層壓板的高級SiP》。