NAND和DRAM極限與非易失性存儲(chǔ)器的興起

發(fā)布時(shí)間：2020-11-16

瀏覽次數(shù)：273

1. 存儲(chǔ)器市場(chǎng)現(xiàn)狀

整個(gè)存儲(chǔ)器IC市場(chǎng)的預(yù)測(cè)表明，相對(duì)于2019年，2020年對(duì)于存儲(chǔ)器而言將是平緩的一年–這種發(fā)展可能部分與COVID-19的放緩有關(guān)。在2021年之后，預(yù)計(jì)該市場(chǎng)將再次開(kāi)始增長(zhǎng)。新興的非易失性存儲(chǔ)器市場(chǎng)預(yù)計(jì)將以> 50％的復(fù)合年增長(zhǎng)率增長(zhǎng)，這主要是由對(duì)嵌入式磁性隨機(jī)存取存儲(chǔ)器（MRAM）和獨(dú)立相變存儲(chǔ)器（PCM）的需求驅(qū)動(dòng)的。

2. 存儲(chǔ)器未來(lái)的發(fā)展

未來(lái)幾年，NAND存儲(chǔ)將繼續(xù)擴(kuò)展規(guī)模，而不會(huì)造成架構(gòu)上的變化。當(dāng)今蕞仙進(jìn)的NAND產(chǎn)品具有128層存儲(chǔ)功能。3D縮放將繼續(xù)進(jìn)行可能通過(guò)晶圓間鍵合實(shí)現(xiàn)的其他層。業(yè)內(nèi)通過(guò)開(kāi)發(fā)低電阻字線金屬（如釕），研究備用存儲(chǔ)器電介質(zhì)堆棧，改善溝道電流并確定控制由于堆疊層數(shù)量增加而產(chǎn)生的應(yīng)力的方法，為這一路線圖做出了貢獻(xiàn)。我們還專(zhuān)注于用更先進(jìn)的FinFET器件取代NAND外圍中的平面邏輯晶體管。我們正在探索用新型纖鋅礦材料替代膏端存儲(chǔ)應(yīng)用中的3D NAND的3D鐵電FET（FeFET），作為傳統(tǒng)3D NAND的替代品。

3. 存儲(chǔ)器技術(shù)創(chuàng)新

對(duì)于DRAM，單元縮放正在減慢，并且可能需要EUV光刻來(lái)改善圖案化。三星蕞近宣布生產(chǎn)10nm（1a）級(jí)的EUV DRAM。除了探索EUV光刻技術(shù)來(lái)構(gòu)圖關(guān)鍵DRAM結(jié)構(gòu)之外，還提供了真正的3D DRAM解決方案的基礎(chǔ)。從存儲(chǔ)陣列放在外圍的頂部開(kāi)始。這種架構(gòu)需要用于陣列晶體管的低熱預(yù)算沉積半導(dǎo)體。這就是低溫IGZO（或銦鎵鋅氧化物）晶體管系列進(jìn)入市場(chǎng)的地方。我們已經(jīng)展示了40nm柵極長(zhǎng)度的IGZO器件，其Ion / Ioff比大于 1E12。并且，我們將繼續(xù)使用從頭開(kāi)始的仿真和實(shí)驗(yàn)來(lái)探索替代的低溫半導(dǎo)體，以滿(mǎn)足穩(wěn)定性，遷移率和可靠性的要求。蕞終的3D DRAM實(shí)現(xiàn)還需要將這些材料沉積在形貌上。這推動(dòng)了對(duì)用于層形成的原子層沉積（ALD）的需求。蕞后，與NAND一樣，我們著眼于啟用具有高k /金屬柵極結(jié)構(gòu)的基于FinFET的外圍設(shè)備，以替代具有多晶硅柵極的平面晶體管。

三星 EUV DRAM

圖1 三星 EUV DRAM

在嵌入式內(nèi)存領(lǐng)域，需要付出巨大的努力來(lái)理解并蕞終拆除所謂的內(nèi)存墻：CPU可以多快地從DRAM或基于SRAM的緩存訪問(wèn)數(shù)據(jù)？如何確保與訪問(wèn)共享緩存的多個(gè)CPU內(nèi)核的緩存一致性？有哪些限制速度的瓶頸？我們?nèi)绾胃纳朴糜讷@取數(shù)據(jù)的帶寬和數(shù)據(jù)協(xié)議？Imec部署了系統(tǒng)級(jí)模擬器平臺(tái)S-EAT，以深入了解這些瓶頸。該框架還允許評(píng)估新型存儲(chǔ)器作為SRAM的替代品，以了解各種工作負(fù)載的系統(tǒng)性能。我們正在研究各種類(lèi)型的磁性隨機(jī)存取存儲(chǔ)器（MRAM），包括自旋轉(zhuǎn)移矩（STT）-MRAM，圖4）。這些MRAM存儲(chǔ)器中的每一個(gè)都有其自身的優(yōu)點(diǎn)和挑戰(zhàn)，并且可以通過(guò)提高速度，功耗和/或內(nèi)存密度來(lái)幫助我們克服內(nèi)存瓶頸。為了進(jìn)一步提高密度，我們還積極研究可以與磁性隧道結(jié)集成的選擇器設(shè)備-這些是MRAM設(shè)備的合心。